

# 1 Hardwareentwurf

## 1.0 Prolog

Lernziele:

- Wie werden Rechner aufgebaut, warum werden sie so aufgebaut und wie funktionieren sie?
- Rechner werden heutzutage durch höchstintegrierte Schaltungen realisiert
- Stelle sicher, dass die erzeugten Maskendaten von Anfang an ein korrekt arbeitendes System liefern
- Schaltplaneingabe - Beschreibung mittels Hardwarebeschreibungssprache (HDL)
- Korrektheitsprüfung durch Simulation
- Logiksynthese und -minimierung
- Testmustererzeugung
- Formale Verifikation (Testbench)

## 1.1 Grundlegende Begriffe

### 1.1.1 Relationen und Funktionen

**Relation**  $R \subseteq A \times B := \{(a, b) \mid a \in A \text{ und } b \in B\}$

$X \subseteq A$ :  $R(X)$  Bild von  $X$  unter  $R$

$R$  ist partielle Funktion  $\forall a \in Q(R) : \#R(a) \leq 1$

$R$  heißt **totale Funktion** oder Abbildung  $\Leftrightarrow D(R) = Q(R)$

**injektiv**  $f(a) = f(b) \Rightarrow a = b$  ( $f(x)$  hat höchstens ein Urbild)

**surjektiv**  $f(A) = B$  ( $f(x)$  hat min ein Urbild)

**bijektiv** injektiv, surjektiv, total

#### Relationen auf Menge $M$

$R \subseteq M \times M$

- reflexiv  $\forall a \in M \ aRa$
- symmetrisch  $\forall a, b \in M \ aRb \Rightarrow bRa$
- antisymmetrisch  $\forall a, b \in M \ aRb \text{ und } bRa \Rightarrow a = b$
- transitiv  $\forall a, b, c \in M : aRb \text{ und } bRc \Rightarrow aRc$

**Äquivalenzrelation:** reflexiv, symmetrisch, transitiv

**Ordnungsrelation:** reflexiv, antisymmetrisch, transitiv

**Operationen auf Relationen**  $\{(a, c) \mid (a, b) \in R \wedge (b, c) \in S\} = R \circ S \Leftrightarrow Z(R) = Q(S)$

### 1.1.2 Zeichen und Worte

- Konkatentation: Hintereinanderreihung
- Substring: Teilwort

$$v, w \in A^+ = A^* \setminus \{\epsilon\}$$
$$v \text{ Präfix von } w \Leftrightarrow \exists u \in A^* \quad vu = w$$
$$v \text{ Suffix von } w \Leftrightarrow \exists u \in A^* \quad uv = w$$
$$v \text{ Infix von } w \Leftrightarrow \exists u \in A^* \quad avb = w$$
$$\chi \text{Fix ist echt} \Leftrightarrow v \neq w$$

#### Fortsetzung

$\varphi : A \rightarrow B^*$ , dann  $\varphi : A^* \rightarrow B^*$  mit  $\varphi(\epsilon) := \epsilon$   
Fortsetzung ist Homomorphismus (lineare Abbildung)

#### Kodierung

$\varphi : A \rightarrow B^*$  heißt Kodierung nur dann, wenn  $\varphi : A^* \rightarrow B^*$  injektiv ist

1.  $\exists n \in \mathbb{N} : \forall a \in A : |\varphi(a)| = n$
2.  $\varphi(a)$  präfixfrei:  $\forall a, b \in \varphi(A) : a$  ist nicht Präfix von  $b$

### 1.1.3 Sprachen

Syntax: welche Worte erlaubt sind

Semantik: Bedeutung der Worte

Sprache mit der Bedeutung  $\varphi : A^* \rightarrow M$

Beispiel  $\text{bin} : B^* \rightarrow \mathbb{N}_0$

$$\text{bin}(u) = \begin{cases} 0 & u = \epsilon \\ 2\text{bin}(u[1 : |u| - 1]) + u(|u|) & \text{sonst} \end{cases}$$

$$\begin{aligned} \text{bin}(0100101) &= 2 * \text{bin}(010010) + 1 \\ &= 2^2 \text{bin}(01001) + 1 \\ &= 2^3 \text{bin}(0100) + 2^2 + 1 \\ &= 2^5 + 2^2 + 1 = 37 \end{aligned}$$

$\text{bin}$  ist surjektiv (Induktion), aber nicht injektiv ( $\text{bin}(u) = \text{bin}(0u)$ )

**BNF**(Backus Naur Form)

$\langle \text{IntegerKonstante} \rangle ::= [+ | -]\{0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9\}^+$

Bedingung:

Es gibt zu jedem verwendeten Wortmengebezeichner genau eine Definition

Exakte Definition bei komplexeren Sprachen sehr viel schwieriger und umfangreicher

$\langle \text{typedeclaration} \rangle ::= \text{TYPE} \langle \text{identifizier} \rangle \text{ IS}\{\langle \text{scalartypedef} \rangle | \dots\}$   
TYPE BIT IS ('0','1');

### 1.1.5 Was ist Hardware?

Hardware besteht aus Menge  $B$  parallel arbeitender **Bausteininstanzen** und einer Menge  $S$  von **Signalen**, die zur Kommunikation zwischen den Bausteininstanzen mit der Aussenwelt dienen

$b \in B$  wirkt auf Signale über ihre **Ports**  $P(b)$

$s \in S$  verbindet eine Menge  $P(s)$  von Ports

Man wird natürlich viele Bausteininstanzen benutzen, die das gleiche Verhalten haben

|                  |   |
|------------------|---|
| entity:          | Definition einer Bausteinschnittstelle (Ports)                                  |
| component:       | Definition eines Bausteins zur Benutzung  |
| Instanzierungen: | Erzeugung von Instanzen von Komponenten und deren Verdrahtung durch Anweisungen |

Jeder Port  $p \in P$  ist einem Signal  $\text{sig}(p)$  und einer Bausteininstanz  $b(p)$  eindeutig zugeordnet. ( $\rightarrow$  Verbindungen)

Signalwert (Waveform):  $\beta(s) : T \rightarrow V$  (Zeit  $\rightarrow$  Werte)

## 1.2 Grundbausteine der Digitaltechnik

### 1.2.1 Darstellung von Zeichen

Wir müssen Zeichen durch Zustände physikalischer Systeme realisieren  
 Diese Binärkodierung ist notwendig und hinreichend um alles zu kodieren  
 Gute Störsicherheit und Zuverlässigkeit

### 1.2.2 CMOS Technologie


**C: complementary:** sich gegenseitig ergänzend  
**MOS** (Metal Oxide Semiconductor)  
 Transistoren als spannungsgesteuerte Schalter  
 Interpretiere Spannungen  $U(x)$  zwischen  $x$  und dem Bezugspol  $V_{SS}$  als Werte aus B  
 (Versorgungspol  $V_{DD}$ )

- $U(x) = V_{SS} (= 0V)$  interpretiere als 0
- $U(x) = V_{DD}$  interpretiere als 1


**MOS FETs als Schalter** (FET: Feldeffekttransistoren)

**n-Kanal Transistor:**

Schaltbild




Verhalten




**p-Kanal Transistor**

Schaltbild




Verhalten





n-Kanal und p-Kanal Transistor verhalten sich als Schalter komplementär zueinander

**Der CMOS Inverter** (Negation)



Verhalten



Für diese Schaltung nutzt man dieses Zeichen 

#### Schaltzeiten eines Inverters

Es gibt keine abrupte Veränderung

- Widerstand (Ohmsches Gesetz)  $U(t) = R \cdot I(t)$
  - Kapazität (Kondensatorgleichung)  $Q(t) = C \cdot U(t)$
- negativ exponentieller Verlauf der Spannung


**Abfalls/Anstiegszeit:**  $t_{dhl}$  und  $t_{dlh}$  (dhl - delay-high-low)

mit  $U_y(t) = A \cdot e^{-\frac{t}{RC}}$  gilt  $t_{dhl} = 2RC$ ,  $t_{dlh} = RC$

### 1.2.4 Einfache Verknüpfungen

Die leitenden Verbindungen bestehen unter gegenseitigem Ausschließ  
 Die Verschaltungen im n-Kanal und p-Kanal Teil sind dual zueinander  
 (Serien ↔ Parallel)

- Serienschaltung gegen  $V_{SS}$  nicht  $y \Leftrightarrow a$  und  $b$
- Parallelschaltung gegen  $V_{SS}$  nicht  $y \Leftrightarrow a$  oder  $b$
- Serienschaltung gegen  $V_{DD}$   $y \Leftrightarrow$  nicht ( $a$  oder  $b$ )
- Parallelschaltung gegen  $V_{DD}$   $y \Leftrightarrow$  nicht ( $a$  und  $b$ )



### NAND und NOR

$\text{nand}(a,b) = \text{nicht}(a \text{ und } b)$  

$\text{nor}(a,b) = \text{nicht}(a \text{ oder } b)$  

Diese CMOS-Komplexgatter kann man beliebig (theoretisch) weitertreiben


## 1.2.5 Speicherelemente (0,1)

### Dynamisches Daten-Latch (D-Latch)

Durch Menge der partiellen Funktionen  $F([0:k-1], O)$  gibt es genau zwei definierte Zustände  
 Man kann CMOS-Schaltung zum Speichern nutzen.


Einfügen von **clk** zum Ändern von Zuständen

$t_{CWH}$  auf 1: Übernahmetick




clk = 1: d wird mit dem Eingang des Inverters verbunden und lädt Kapazität auf  
 clk = 0: d und die Kapazität entkoppelt und Wert bleibt unabhängig von d erhalten  
 Problem: Leckströme am Eingang des Inverters (Zeitbedingung  $\Rightarrow$  dynamisch)

$\Rightarrow$  **statisches Daten-Latch** (mit Halteschaltung)



**Master/Slave Latch** Gefahr, dass d sich in der 1 Phase von clk ändern kann (d transparent mit q verbunden)

$\Rightarrow$  Übernahmezeitpunkt eng um die 1/0 Flanke des Taktes clk:




clk = 1: Master Latch schaltet d transparent nach  $q_m$   
 clk = 0: Master verriegelt, Slave schaltet  $q_m$  nach  $d_m$

### Master-Slave-Latch-Timing


- delay  $t_d$  bis Ausgang übernimmt
- setup  $t_s$  Zeit, die d vor Flanke stabil sein muss
- hold  $t_h$  Zeit, die d nach Flanke stabil sein muss

Latches können zustands- oder flankengesteuert sein



Schieberegister mit Latches: flankengesteuertes Latch ist ein Element des SR  
 (Kontrolle, dass in 1. Takt nur um 1. Stelle verschoben wird)

### 1.2.6 Bistabile Schaltungen (mit Logikgattern)




$a=b=1$ :  $y = \text{nicht}(1 \text{ und nicht}(1 \text{ und } y)) = y$  **hält y**

$a=0, b=1$ :  $y = \text{nicht}(0 \text{ und nicht}(1 \text{ und } y)) = 1$  **setzen**


$a=1, b=0$ :  $y = \text{nicht}(1 \text{ und nicht}(0 \text{ und } y)) = 0$  **rücksetzen**

$a=b=0$ :  $y = \text{nicht}(0 \text{ und nicht}(0 \text{ und } y)) = 1$  **unbenutzt**


Wir nennen diese Schaltung **Basis-R/S FlipFlop**




Für  $\text{clk} = 0$  werden SZ und RZ auf  $\text{nicht}(0) = 1$  gezwungen  
Schaltsymbol:



Offenbar kann man aus dem RS FlipFlop leicht ein D-Latch bauen:




Und nach dem Master/Slave Prinzip ein flankengesteuertes RS-FlipFlop:




## Synchrone und asynchrone Kontrolle

Ausgang Q kann synchron (Takt) oder asynchron (Kontrollleitungen) manipuliert wrdn



JK-Flipflop kippt für  $(J,K) = (1,1)$  den aktuellen Zustand

**Beispiel:** das JK FlipFlop



Man gibt RS-FlipFlop durch vorschalten zusätzliche Bedeutung

JK-FlipFlop:

z.B. zur Halbierung des Taktes, da nur an einer Flanke (0/1) signal invertiert werden kann



### 1.2.7 Tristate Treiber und Busse

bis jetzt strenge Unterscheidung zwischen Eingängen (Transistor gates) und Ausgängen (getrieben durch leitende Pfade nach  $V_{SS}$  oder  $V_{DD}$ )

⇒ Schaffe Möglichkeit, dass bei n Komponenten, jede mit jeder direkt Kontakt aufnehmen kann

( $2n(n-1)$  Verbindungen)


⇒ Ports die Eingang oder Ausgang sein können

**Tristate Treiber** verhält sich neutral gegen beide Versorgungspole

(mittels hohem Widerstand ⇒ Abkopplung vom Bus)

neutrales Verhalten: Inverter mit einem Schalter (enable)

Weiterer Inverter liefert nichtinvertierenden Treiber



⇒ Verhalten: 0,1 oder neutral

⇒ Schreiben auf Bus wird durch Tristate Treiber geregelt **Busse - Eigenschaften**

- Möglichkeit viele Komponenten direkt zu verbinden
- bidirektionale Datenleitungen
- unidirektionale Kontrollleitungen
- Taktleitungen (synchrone Busse)
- Protokoll (wann darf wer lesen oder schreiben?)

Es muss Signale geben, die von mehreren Prozessen beschrieben werden dürfen

⇒ mehrere Treiber weisen Signal einen Wert zu

⇒ dieser Wert muss aus allen Werten berechnet werden (aufgelöster Wert)

(Resolved) Type Utri\_state\_logic IS ('Z','0','1','X')

|   | - Z                   | 0    | 1  | X  |      |    |
|---|-----------------------|------|----|----|------|----|
| Z | - hochohmiger Zustand | ((Z, | 0, | 1, | X),  | -Z |
| 0 | - Logikwert 0         | (0,  | 0, | X, | X),  | -0 |
| 1 | - Logikwert 1         | (1,  | X, | 1, | X),  | -1 |
| X | - Fehlerbedingung     | (X,  | X, | X, | X)), | -X |

#### Treiber

Jede Signalinstanz eines unaufgelösten Typs wird von höchstens einer Prozessinstanz zugewiesen

⇒ ein Signal darf in einem Prozess höchstens eine Zuweisung erhalten

⇒ Treiber des Signals


## Verzögerungsarten bei Signalen

- Einfügen **vor** schon bestehende Ereignisse  
⇒ führt zum Löschen aller nachfolgenden Ereignisse
- Einfügen **hinter** schon bestehende Ereignisse
  - träge Verzögerung (inertial delay), Default
  - nichtträge Verzögerung (transport delay)

### Intertial

bei Einfügen eines Ereignisses werden alle vorhergehenden Ereignisse zwischen und jetzt und dem Einfügezeitpunkt gelöscht


⇒ keine Signalpulse die kürzer sind als Verzögerung



### Transport

alle vorhergehenden Ereignisse zwischen aktuellem Zeitpunkt und Einfügezeitpunkt bleiben erhalten

⇒ kurze Signalpulse, die ggf. physikalisch gar nicht mehr entstehen



## Fazit: Variablen versus Signale

### Deklaration

- Variablen werden in Prozessen / Unterprogrammen deklariert
- Signale können nicht in Prozessen / Unterprog. deklariert werden

### Verwendung

- Variablen: Abspeichern temporärer Werte
- Signale: Verbindungen in der Hardware

### Wertzuweisung

- Variablen Wertzuweisung erfolgt sofort
- Signale: nachdem der zuweisende Prozess *terminiert* ist

### 1.3 Verbände und boolesche Algebra

#### Partielle Ordnung

Reflexivität, Antisymmetrie, Transitivität

#### Poset (partially ordered set)

Menge  $M$ , partielle Ordnung  $\leq$ ,  $(M, \leq)$  ist Poset

#### Halbverbände

Poset  $(M, \leq)$  heißt oberer (unterer) Halbverband

$\Leftrightarrow$

$$\forall \{a, b\} \subseteq M \exists c \in M : c = \sup\{a, b\}$$

$$(\forall \{a, b\} \subseteq M \exists c \in M : c = \inf\{a, b\})$$

#### vollständiger Halbverband

$(M, \leq)$  heißt vollständig  $\Leftrightarrow$

Zu jeder Teilmenge  $U \subseteq M$  existiert das Supremum (Infimum)

#### Verband

Poset  $(M, \leq)$  heißt Verband  $\Leftrightarrow$

$(M, \leq)$  ist (vollständiger) oberer und unterer Halbverband

#### Rechenregeln in Verbänden

$$(V1) \quad a \vee b = b \vee a$$

$$a \cdot b = b \cdot a \quad (\text{Kommutativität})$$

$$(V2) \quad a \vee (b \vee c) = (a \vee b) \vee c$$

$$a \cdot (b \cdot c) = (a \cdot b) \cdot c \quad (\text{Assoziativität})$$

$$(V3) \quad a \vee (a \cdot b) = a$$

$$a \cdot (a \vee b) = a \quad (\text{Absorption})$$

Dualität: jeweils Vertauschung von "und" und "oder" möglich

#### Distributiver Verband

$$(V4) \quad a \vee (b \cdot c) = (a \vee b) \cdot (a \vee c)$$

$$a \cdot (b \vee c) = (a \cdot b) \vee (a \cdot c) \quad (\text{Distributivität})$$

$\cdot$  bindet stärker als  $\vee$

#### Sätze

$(M_1, \leq_1)$  und  $(M_2, \leq_2)$  (vollst.) Verbände. Dann auch:

- $(M_1 \times M_2, \leq_{1,2}) (a, b) \leq_{1,2} (c, d) \Leftrightarrow a \leq_1 c \text{ und } b \leq_2 d$
- $(\text{Abb}(X, M_1), \leq)$  mit  $f \leq g \Leftrightarrow \forall x \in X : f(x) \leq_1 g(x)$

#### Boolesche Algebra

$(M, \vee, \cdot, \neg)$  heißt boolesche Algebra, dann und nur dann, wenn

$$(A1) \quad (M, \vee, \cdot) \text{ ist distributiver Verband}$$

$$(A2) \quad \forall a, b \in M : a \vee b \cdot \neg b = a$$

$$\forall a, b \in M : a \cdot (b \vee \neg b) = a$$

## Eigenschaften boolescher Algebren

### Idempotenz

$$a \vee a = a \text{ und } a \cdot a = a$$

Es existiert genau ein "1-Element" und ein "0-Element" die zueinander dual sind

$$a \vee 0 = a \quad a \cdot 1 = a \quad a \cdot 0 = 0 \quad a \vee 1 = 1$$

### Komplement

$a \vee \bar{a} = 1, a \cdot \bar{a} = 0$  nur für  $b = \bar{a}$  ist Komplement von a

### DE MORGAN

$$\overline{a \vee b} = \bar{a} \cdot \bar{b} \quad \overline{a \cdot b} = \bar{a} \vee \bar{b}$$

$$\overline{\bar{0}} = 1 \quad \overline{\bar{1}} = 0$$

### Sätze

$M_1, M_2$  b.A., A Menge

- $(2^A, \cup, \cap, \neg)$
- $(M_1 \times M_2, \vee, \cdot, \neg)$
- $Abb(A, M_1)$

sind wieder b.A.

### Digitaltechnik

$\{0, 1\}$  kleinste boolesche Algebra B

$\Rightarrow B^n = B \times \dots \times B$  wieder b.A.

$S_{n,k} = Abb(B^n, B^k)$  b.A. (k-stellige Schaltfunktion)

### Atome

$$\begin{array}{l} \text{(At1)} \quad a \neq 0 \\ \text{(At2)} \quad \forall b \in M : a \cdot b \in \{a, 0\} \end{array}$$

$\Rightarrow a$  Atom

$a \in M$  ist Atom  $\Leftrightarrow \forall b \in M : b \leq a \Rightarrow (b = 0 \text{ oder } b = a)$

a,b Atome, dann  $ab = 0$

$$f \in M \Rightarrow f = \bigvee a \text{ mit } a \in At(M) \text{ und } a \cdot f \neq 0$$

### Minterm zu p oder Punkt p

Für Punkt  $p \in B^n$  sei  $x^p$  die Funktion, die nur auf p den Wert 1 hat

$$\text{Dann ist } x^p \text{ Atom mit } x^p(q) = \begin{cases} 1 & \text{für } p = q \\ 0 & \text{für } p \neq q \end{cases}$$

### ON-Set

$$On(f) := \{a \in At(M) \mid af \neq 0\} \subseteq At(M)$$

$\Rightarrow$  alle Elemente als Veroderung ihres ON-Sets darstellbar

$f = \bigvee_{p, f(p)=1} x^p$  (disjunktive Normalform von f - eindeutige Darstellung der Fkt.)

M b.A., Dann gibt es  $n \in \mathbb{N}$  mit  $\#M = 2^n$

## 1.4 Schaltfunktionen und boolsche Ausdrücke


$f : B^n \rightarrow B^k$  heißt Schaltfunktion  
 $S_n := \text{Abb}(B^n, B)$  ist boolsche Algebra  
 Jede Schaltfunktion aus  $S_n$  kann mittels  $\{x_1, \dots, x_n\}$  und den Operatoren  $\cdot, \vee, \neg$  dargestellt werden

### Disjunktive Normalform

$On(f) := \{p \mid f(p) = 1\} = \{p \mid f \cdot x^p = x^p\}$  ON-Set der Funktion  
 $f = \bigvee_{p \in On(f)} x_1^{p_1} \dots x_n^{p_n}$  disjunktive Normalform

### Anschauung

Man kann die Vektoren  $p \in B^n$  als Eckpunkte eines n-dimensionalen Würfels auffassen



$ON(f) = \{010, 100, 101, 110\}$   
 $f = x^{010} \vee x^{100} \vee x^{101} \vee x^{110} = x_1^0 x_2^1 x_3^0 \vee x_1^1 x_2^0 x_3^0 \vee x_1^1 x_2^0 x_3^1 \vee x_1^1 x_2^1 x_3^0 =$   
 $\overline{x_1} x_2 \overline{x_3} \vee x_1 \overline{x_2} \overline{x_3} \vee x_1 \overline{x_2} x_3 \vee x_1 x_2 \overline{x_3}$

### Literale

$Y = \{y_1, \dots, y_n\}$ ,  $y_i, \overline{y_i}$  sind Literale

### Boolsche Ausdrücke


mit impliziter Klammerung von links nach rechts

- Ausdrücke: eindeutig zerlegbar in Ausdruck und Term ( $\vee$ )
- Terme: eindeutig zerlegbar in Produkt aus Term und Faktor ( $\cdot$ )
- Faktoren: Konstante, Literale, geklammerte Ausdrücke

### Normalformen

Disjunktive Normalform      Konjunktive Normalform  
 $w_1 \vee \dots \vee w_n$ ,  $w_i$  ist Produkt       $w_1 \dots w_n$ ,  $w_i$  ist Klausel:  $w_i = c_1 \vee \dots \vee c_n$

### Syntaxbäume



$$W = (\overline{x_1 x_2} \vee x_3 \vee x_4) \cdot x_2$$

| $x_1$ | $x_2$ | $\bar{x}_1 \bar{x}_2 \vee x_1 x_2$ | $x_1 \vee x_2$ |
|-------|-------|------------------------------------|----------------|
| 0     | 0     | 0                                  | 0              |
| 0     | 1     | 1                                  | 1              |
| 1     | 0     | 1                                  | 1              |
| 1     | 1     | 0                                  | 1              |

$\bar{a}b \vee a\bar{b} = a \oplus b$  EXOR (exklusives oder)

$a \equiv b = \overline{a \oplus b}$  Äquivalenz ( $ab \vee \bar{a}\bar{b}$ )

### Syntheseproblem

Finde kürzesten Ausdruck für booleschen Ausdruck

⇒ bis heute keine (bis auf erschöpfende) Lösungsmethode

Meist interpretieren wir als die Variablen  $x_i$  als Projektion auf die i-te Komponente

$x_i(p) = p_i$

### Substitution

Beispiel

$w \in BA(Y), a_1, \dots, a_k \in BA(Y)$   $w = y_1 \bar{y}_2 \vee y_3$

$w(y_1 = a_1, \dots, y_k = a_k)$

$w(y_1 = y_1 y_3, y_2 = \bar{y}_3) = (y_1 y_3) \bar{y}_3 \vee y_3$

⇒ Substitutionen sind von der Reihenfolge abhängig

### Kofaktoren

$f_{x_i}(x_1, \dots, x_n) = f(x_1, \dots, x_{i-1}, 1, x_{i+1}, \dots, x_n)$

$f_{\bar{x}_i}(x_1, \dots, x_n) = f(x_1, \dots, x_{i-1}, 0, x_{i+1}, \dots, x_n)$

heißen Kofaktoren von  $f$  nach  $x_i$  bzw.  $\bar{x}_i$

⇒ Hängen nicht mehr vom Wert der i-ten Komponenten ab

$f$  ist unabhängig von  $x_i \Leftrightarrow f(x_i) = f(\bar{x}_i)$

### Support

Variablen von denen  $f$  abhängt  $supp(f) = \{x_i \mid f_{x_i} \neq f_{\bar{x}_i}\}$

### Syntaktischer Support

Menge der Variablen, die in  $w$  vorkommen:  $ssupp(w) \supseteq supp(I(w))$


### Shannon Expansion

$f = \bar{x}_i f_{\bar{x}_i} \vee x_i f_{x_i}$

Funktion kann durch ihre Kofaktoren dargestellt werden

### Anschauung


Kofaktor: Restriktion auf Seitenfläche



## 2 Hardwareentwurf - die Disziplinen

### 2.1 Schaltkreise (SK)

Wir können nun digitale Schaltkreise mit booleschen Gleichungen beschreiben



Schaltkreis über **Bausteinsystem**  $A$  besteht aus einer Menge von

$G$  **Bausteininstanzen (Gates)**  
 $P(C) = \{C.a_1, \dots, C.a_n\}$  von äußeren Anschlüssen (**Ports**)  
 $N$  **Netzen**



Zu jeder Bausteininstanz gehören eine Menge

$P(g) = \{g.a_1, \dots, g.a_k\}$  von Anschlüssen (Konnektoren, Ports) und ein Baustein  $\text{comp}(g)$  in  $A$  den  $g$  instanziiert.

- $g \neq h \Rightarrow P(g) \cap P(h) = \{\}$
- $s \in N : s \subseteq P(C) \cup \bigcup_{g \in G} P(g)$

Dabei liegt jeder Anschluss  $g.x$  auf genau einem Netz, dem Netz zum Anschluss. Wir nennen dies  $\text{net}(g.x)$

Beispiel:



Schaltkreis  $C$

Gatter  $G = \{g, h\}$ ,  $\text{comp}(g) = \text{Nand2} = \text{comp}(h)$

Netze  $N = \{a, b, c, d, e\}$

Ports  $P(C) = \{C.a, C.b, C.c, C.e\}$

$P(g) = \{g.x, g.y, g.z\}$

$d = \{g.z, h.x\}$

$\text{net}(g.y) = b$

$P(h) = \{h.x, h.y, h.z\}$

$e = \{h.z, C.e\}$

### Orientierte Schaltkreise

orientiert: Unterscheidung zwischen Ein- und Ausgängen

Sind alle Bausteinsysteme orientiert  $\Rightarrow$  orientierter SK

$$P(g) = \text{In}(g) \cup \text{Out}(g)$$

$$\text{In}(g) \cap \text{Out}(g) = \{\}$$

$$\text{In}(g) \neq \{\} \neq \text{Out}(g)$$

Es gibt auch nützliche nicht-orientierte Bausteine (Schalter)

### Orientierte wohlgeformte Schaltkreise

$$(OC 1) \quad \forall s \in N \#(s \cap (\text{In}(C) \cup \bigcup_{g \in G} \text{Out}(g))) = 1$$

$\Rightarrow$  höchstens ein Ausgang einer Bausteininstanz gehört zu Netz  $s$

$\Rightarrow$  Dieser Ausgang ist der Treiber von  $s$ : treiber( $s$ )

$\Rightarrow$  Hat Baustein nur einen Ausgang kann auch  $g \in G$  der Treiber von  $s$  sein

$$(OC 2) \quad \forall s \cap \bigcup_{g \in G} \text{Out}(g) = \{\} \Rightarrow \text{In}(C) \cap s \neq \{\}$$


Netze, die nicht von Ausgangsports getrieben werden, müssen von außen zugänglich sein

$\Rightarrow$  Primäreingang  $s$  zu  $C.x$

### Pfad

Netze  $s_1, \dots, s_k$

$$\forall 1 \leq i < k \exists g : \text{In}(g_i) \cap s_i \neq \{\} \neq \text{Out}(g_i) \cap s_{i+1}$$



Pfade:  $d, e$   
 $a, d, e$   
 $b, d, e$   
 $c, e$




### Rückkopplungsfreie Schaltkreise

Für alle Pfad  $s_1, \dots, s_k$  gilt:  $s_i = s_j \Rightarrow i = j$   
 $\Rightarrow$  alle Pfade haben Länge kleiner gleich  $\#N$

### Tiefe, Länge des längsten Pfades

$$\text{tiefe}(s) = \begin{cases} 0 & s \cap \text{In}(c) \neq \{\} \\ 1 + \max\{\text{tiefe}(r) \mid r \cap \text{In}(\text{gate}(\text{treiber}(s))) \neq \{\}\} & \text{sonst} \end{cases}$$

Primäreingang: Tiefe 0



### Statisches Verhalten

Bausteinssystem A ist kombinatorisch  $\Leftrightarrow$  orientierte Anschlüsse, Ausgang y kann boolesche Funktion zugeordnet werden

### Lokale Funktion


Jedem Netz s wird seine lokale Funktion zugeordnet

$$C[s] = C[s](a_1, \dots, a_k) = y_i(\dots, x_i = \text{net}(g.x_i), \dots)$$

### Charakteristische Funktion

$$\chi_c = \prod_{s \in N} (s \equiv C[s])$$

stabil, Belegung jedes Signals  $\hat{=}$  Auswertung der lokalen Funktion



$$\chi_c = (c \equiv \overline{ad})(d \equiv \overline{bc})$$

$$(a,b,c,d) = (1,0,1,0)$$

$$\text{Instabil, da } \chi_c(1,0,1,0) = (1 \equiv \overline{10})(0 \equiv \overline{01}) = (1 \equiv 1)(0 \equiv 1) = 1 \cdot 0 = 0$$

$$(a,b,c,d) = (0,1,1,0)$$

$$\text{Stabil, da } \chi_c(0,1,1,0) = (1 \equiv \overline{00})(0 \equiv \overline{11}) = (1 \equiv 1)(0 \equiv 0) = 1 \cdot 1 = 1$$

$$(a,b,c,d) = (1,1,\overline{y},y)$$

$$\text{Stabil, da } \chi_c(1,0,\overline{y},y) = (\overline{y} \equiv \overline{1y})(y \equiv \overline{1\overline{y}}) = (\overline{y} \equiv \overline{y})(y \equiv y) = 1 \cdot 1 = 1$$

## 2.2 Entwurf kombinatorischer Schaltkreise

### 2.2.1 Kombinatorische Schaltkreise

#### Kombinatorischer Schaltkreise C

- Baustein in C kombinatorisch  
(orientiert & Zuordnung einer boolschen Funktion möglich)
- C wohlgeformt
- C rückkopplungsfrei

#### Globale Funktion zu Signal s

Jedes Signal als Funktion über den Eingängen auffassen

$$F[s] = C[s](s_{i_1} = F[s_{i_1}], \dots, s_{i_k} = F[s_{i_k}])$$

#### topologische Sortierung der Signale

$s_1, \dots, s_m$ : erst  $s_1, \dots, s_n$  Primäreingänge, dann nach Tiefe

#### stabile Belegung

C komb. SK. Dann gibt es zu jeder Belegung der Primäreingänge  $p_1, \dots, p_n$  eine stabile

Belegung  $p_1, \dots, p_m$  mit  $p_i = F[s](p_1, \dots, p_n)$

(Erst: Tiefe 0, dann Tiefe > 0)

#### Zusammenfassung


Jede Schaltfunktion ist durch einen boolschen Ausdruck über den Primäreingängen darstellbar

⇒ sukzessive Substitution und Vereinfachung der Ausdrücke

⇒ Ausdruck wächst sonst exponentiell mit Größe der Schaltung

Jede Schaltfunktion  $f \in S_n$  ist eindeutig darstellbar durch ihre disjunktive NF:

$$f = \bigvee_{p \in B^n, f(p)=1} x_1^{p_1} \dots x_n^{p_n}$$



## 2.2.2 Konstruierbarkeit


A : kombinatorisches Bausteinsystem mit kombinatorischen Schaltkreisen Cand, Cnot bzw. Cor, Cnot gibt mit Eingängen a,b und Ausgang y, so dass

$$F[y] = \begin{cases} a \cdot b & \text{in Cand} \\ a \vee b & \text{in Cor} \\ \bar{a} & \text{in Cnot} \end{cases}$$

Dann ist jede Schaltfunktion auf einem Ausgang eines entsprechenden Schaltkreises über A realisierbar



(es genügt sogar nur ein Nand2 Baustein)



### Synthesproblem für kombinatorische Schaltkreise

Geg: Schaltfunktion und komb. Bausteinsystem

Ges: Kombinatorischer Schaltkreis C, der Schaltfunktion berechnet mit minimaler Laufzeit

⇒ bis heute kein exaktes Lösungsverfahren

## 2.2.3 Disjunktive Formen

Disjunktive Form:  $f = f_1 \vee \dots \vee f_m$ , wobei  $f_i$  Produkte

Minimierungsverfahren: Quine & McCluskey  
mit Und- und Oder-Stufe ⇒ 2-stufiger Schaltkreis  
⇒ durch Vereinfachen der einzelnen Schaltfunktionen

$$\begin{aligned} f_1 &= x_1 \bar{x}_2 \bar{x}_3 \vee x_1 \bar{x}_2 x_3 \vee x_1 x_2 \bar{x}_3 \vee x_1 x_2 x_3 \\ &= x_1 \bar{x}_2 (\bar{x}_3 \vee x_3) \vee x_1 x_2 (\bar{x}_3 \vee x_3) \\ &= x_1 \bar{x}_2 \vee x_1 x_2 = x_1 \end{aligned}$$

### Synthesproblem für 2-stufige Schaltungen

Geg: Schaltfunktion  $f \in S_{n,k}^D$

Ges: disjunktive Form, Darstellung zu f die minimale Kosten hat

Lösungsskizze:

- Minimiere die Formel der rechten Seite einer Signalzuweisung
- Erzeuge zu einer Funktion von bitvector(n) nach bitvector(m) eine disjunktive Form

### Redundanz

$I_D$  Interpretation über  $S_n^D$  und  $r$  Ausdruck mit  $ON(I(r)) = B^n \setminus D$ ,  $g, h$  boolesche Ausdrücke

$$g \equiv_{I_D} h \Leftrightarrow g \vee r \equiv_I h \vee r$$

Wir nennen eine Funktion  $r$ , deren ON-Set genau aus den Elementen außerhalb des Definitionsbereichs  $D$  einer partiellen Funktion  $f$  besteht auch Redundanz von  $f$

### Implikanten

Geg: disjunktive Formen  $r, f$

Ges:  $g$  minimaler Kosten mit  $g \vee r = f \vee r$

Ein Produkt  $p$  heißt **Implikant** von  $f \in S_n^D \Leftrightarrow p(f \vee r) = p$

( $\Leftrightarrow p \leq f \vee r \Leftrightarrow p \vee f \vee r = f \vee r$ )

Sei  $g \vee r = f \vee r$  für eine disjunktive Form  $g$  und eine partielle Funktion  $f$ , dann ist jedes  $g_i$  Implikant von  $f$

### Primimplikanten

$\Rightarrow$  nur disjunktive Formen untersuchen, die ausschließlich aus Implikanten bestehen

Ein Implikant  $p$  einer partiellen Funktion  $f$  heißt **Primimplikant** von  $f$ , genau dann, wenn es keinen Implikanten  $p' \neq p$  von  $f$  gibt, mit

$p \cdot p' = p$  ( $\Leftrightarrow p \leq p' \Leftrightarrow p \vee p' = p'$ ) (Es gibt keinen "größeren" Implikanten)

Beispiel:

$$f_3 = \bar{x}_1 \bar{x}_2 x_3 \vee \bar{x}_1 x_2 \bar{x}_3 \vee x_1 \bar{x}_2 x_3 \vee x_1 x_2 \bar{x}_3 = \bar{x}_2 x_3 \vee x_2 \bar{x}_3$$

Minterme sind Implikanten. Aber auch  $\bar{x}_2 x_3$ , denn

$$\bar{x}_2 x_3 \cdot f_3 = \bar{x}_1 \bar{x}_2 x_3 \vee 0 \vee x_1 \bar{x}_2 x_3 \vee 0 = \bar{x}_2 x_3$$

Prim?  $p \in \{\bar{x}_2, x_3, 1\}$


- 1 fällt weg, da  $f$  nicht konstant
- $\bar{x}_2 f_3 = \bar{x}_2 x_3$
- $x_3 \cdot f_3 = \bar{x}_2 x_3$

$\Rightarrow \bar{x}_2 x_3$  Primimplikant

### Geometrische Anschauung (Würfel)

Implikant von  $f$  ist ein Unterwürfel, dessen Ecken nur aus dem On-Set und der Redundanz der Fkt. sind

Ein Primimplikant ist ein maximaler Unterwürfel mit dieser Eigenschaft




Partielle Fkt auf totale erweitern?  $\Rightarrow$  Primimplikanten (egal ob Redundanz)

### Primimplikantentheorem

Sei  $g$  eine disjunktive Form für  $f \in S_n^D$  unter Redundanz  $r$  mit minimalen Kosten. Dann ist jedes Produkt  $g_i$  von  $g$  ein Primimplikant

Man braucht nur noch Darstellungen zu betrachten, die ausschließlich aus Primimplikanten bestehen

Beispiel:



$a=1$ : mindestens 1/3 voll  
 $b=1$ : mindestens 2/3 voll  
 $c=1$ : voll

- schwächere Pumpe  $p$  läuft, wenn Behälter min 2/3 voll
- weniger als 2/3, mehr als 1/3, stärkere Pumpe  $q$  läuft
- weniger als 1/3: beide Pumpen laufen

| a | b | c | p | q | r |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | * | * | 1 |
| 0 | 1 | 0 | * | * | 1 |
| 0 | 1 | 1 | * | * | 1 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | * | * | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |


Redundant!

Nicht alle Eingangskombinationen kommen vor, da für die Sensorsignale einbaubedingt stets  $a \geq b \geq c$  gelten muß.

Redundanz:  $r = \bar{a}\bar{b}c \vee \bar{a}b\bar{c} \vee \bar{a}bc \vee a\bar{b}\bar{c}$

| a | b | c | p | q | r |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | * | * | 1 |
| 0 | 1 | 0 | * | * | 1 |
| 0 | 1 | 1 | * | * | 1 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | * | * | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |

Ziel: Finde die Primimplikanten für  $p, q$



Primimplikanten zu  $p$ :  
 $\bar{a}, \bar{b}, \bar{b}c$

Primimplikanten zu  $q$ :  
 $\bar{a}, \bar{b}$

$p = \bar{a} \vee \bar{b}c$ , da

$q = \bar{b}$ , da

$\bar{b}c$  total redundant  
 $\bar{a}$  und  $\bar{b}c$  enthalten Punkte des On-Sets auf  $\bar{b}$  kann man nicht verzichten  
 $\bar{b}$  man braucht  $\bar{a}$  nicht mehr:  $\bar{b}$  dominiert  $\bar{a}$

## Karnaugh-Diagramme

Funktionstafel als 2 dimensionale Tabelle





Diagramme zur Pumpensteuerung



**Problem:** Bis 4, 5 Variablen sieht man noch was. Was tut man aber für  $n > 5$ ? Benutze Synthesoftware!

### 2.2.4 Mehrstufige Schaltkreise

Im Falle zweistufiger Schaltkreise kann man das Syntheseproblem also mit sehr hohem Aufwand lösen.

Bei zweistufigen Schaltkreisen kommt man allerdings schnell an Grenzen

**PGPC** (Parity Generator Parity Checker)

party:  $B^n \rightarrow B$  mit  $parity(x) = \left(\sum_{i=1}^n x_i\right) \bmod 2$

Hier ist jeder MinTerm Primimplikant und wesentlich, da jeder Minterm auf einen Punkt =1 und sind somit paarweise verschieden.


⇒ Mehrstufiger Schaltkreis: (da sonst  $> 2^{n-1}$  Gatter)

Parity eines Vektors ergibt sich aus Summe modulo 2 der Parity von zwei Teilvektoren  
 GENERIC Parameter in der Definition von ENTITIES (mehr in VHDL)

## 2.3 Synchrone Schaltkreise und endliche Automaten

**Schaltkreis synchron** genau dann wenn:

- alle Signale  $s$  mit  $g.clk \in s$  für ein Latch  $g$  sind Primäreingänge von  $C$
- Nach Entfernung aller Latches und Hinzunahme der Ausgangssignale der Latches zu den Primäreingängen ist  $C$  kombinatorisch



### Huffman Normalform

$L(C)$  besteht nur aus Latches, die von den Takten  $clk_1, \dots, clk_n$  kontrolliert werden  
 $K(C)$  ist kombinatorischer Schaltkreis mit  $\{z_1, \dots, z_r\} \cap \{x_1, \dots, x_n\} = \emptyset$

### Schaltwerke

- *Zustandgesteuerte* Schaltwerke:  $L(C)$  enthält nur zustandgesteuerte Latches
- *Flankengesteuerte* Schaltwerke:  $L(C)$  enthält nur flankengesteuerte Latches

kombinatorischer Schaltkreis liefert Funktion  $f$ , die auf ein neues Element der Eingabefolge und einen aktuellen Zustand der Latches einen neuen Zustand und ein Element der Ausgabefolge berechnet

### Taktzustandgesteuertes Schaltwerk

In aktiver Phase sind Latches transparent

⇒ Berechnung des Folgezustands im Schaltkreis darf sich in der aktiven Phase nicht mehr an den Ausgängen bemerkbar machen.

## Zeitbedingungen

aktive Phase (0)

Berechnungen des Folgezustandes darf sich nicht mehr an Ausgängen bemerkbar machen

### Minimale 0 Weite des Taktes

$t_d$  Verzögerung des Latches

$t_{min}$  Minimale Reaktionszeit des Schaltkreises

$$t_{CWL} \leq t_d(Latch) + t_{min}(C)$$

### Taktperiode oder Zykluszeit

v muss spätestens 'Setup-Zeit vor Ende der nächsten aktiven Phase' den Folgezustand von z bereitstellen

$$T(clk) = t_{CWH} + t_{CWL} \geq t_d(Latch) + t_{max}(C)$$

Somit ist sichergestellt, dass der neu berechnete Zustand in der nächsten aktiven Phase noch übernommen wird

### Taktfrequenz

$$f_{clk} = \frac{1}{T(clk)}$$

maximale Verzögerung des Schaltkreises


+ Verzögerung des Latches bestimmen die Taktperiode

UND: Maximalweitenbedingung der aktiven Phase

**Schaltwerk** mit zwei parallel arbeitenden Schaltkreisen A,B und Latches mit zwei unterschiedlich getakteten Gruppen:

$$t_{CWL}(\phi_1) \geq t_{max}(A) + t_d(Latch)$$

$$t_{CWL}(\phi_2) \geq t_{max}(B) + t_d(Latch)$$



$$t_{CWH}(\phi_1) \geq t_{CWL}(\phi_2) + t_{skew}$$


$$t_{CWH}(\phi_2) \geq t_{CWL}(\phi_1) + t_{skew}$$

### Skew ( $t_{skew}$ )

ist eine Zeitschranke, um sicherzustellen, dass die Takte überall dort, wo sie über Taktleitungen hinpropagiert werden unabhängig von den Leitungslaufzeiten sicher nicht überlappend sind



## Taktflankengesteuerte Schaltwerke



⇒ Schieberegister

Es muss lediglich sicher sein, dass  $v$   $t_{setup}$  vor der nächsten Flanke gültig ist.

$$T(\text{clk}) \geq t_d(\text{Latch}) + t_{\max}(C_{\delta, \lambda})$$

## MEALY-Automat

Tupel  $M = (Z, X, Y, \delta, \lambda)$  heißt Mealy(Moore) Automat

Z: Zustandsmenge

X: Eingabemenge

Y: Ausgabemenge

$\delta$ : Übergangsfunktion:  $\delta : Z \times X \rightarrow Z$

$\lambda$ : Ausgabefunktion:  $\lambda : Z \times X \rightarrow Y$  (Moore:  $\lambda : Z \rightarrow Y$ )

⇒ Steuerung zeitlicher Abläufe in synchronem Raster bei endl Gedächtnis

$\delta \in S_{n+r,r}^D, \lambda \in S_{n+r,m}^D$

⇒ Konstruktion von Schaltkreis  $C_{\delta,\lambda}$  mit  $f_{\delta,\lambda} \in S_{n+r,m+r}^D$




$$f_{\delta\lambda}(z, x) = (\lambda(z, x), \delta(z, x))$$

Zustandsmenge ⇔ Zustände in den Latches

Eingabe ⇔ Eingabevektoren

Ausgabe ⇔ Ausgabevektoren


## Übergangsdigramme



Es muss für  $e \neq e' \Rightarrow P(e) \cdot P(e') = 0$  gelten sonst ist der Automat nichtdeterministisch

## Beispiel: Zähler - Eingabe reset (0 oder 1)

| $z_0$ | $z_1$ | $z_2$ | reset | $z'_0$ | $z'_1$ | $z'_2$ | $y_0$ | $y_1$ | $y_2$ |
|-------|-------|-------|-------|--------|--------|--------|-------|-------|-------|
| 0     | 0     | 0     | 0     | 0      | 0      | 1      | 0     | 0     | 1     |
| 0     | 0     | 1     | 0     | 0      | 1      | 0      | 0     | 1     | 0     |
| 0     | 1     | 0     | 0     | 0      | 1      | 1      | 0     | 1     | 1     |
| 0     | 1     | 1     | 0     | 1      | 0      | 0      | 1     | 0     | 0     |
| 1     | 0     | 0     | 0     | 1      | 0      | 1      | 1     | 0     | 1     |
| 1     | 0     | 1     | 0     | 1      | 1      | 0      | 1     | 1     | 0     |
| 1     | 1     | 0     | 0     | 1      | 1      | 1      | 1     | 1     | 1     |
| 1     | 1     | 1     | 0     | 0      | 0      | 0      | 0     | 0     | 0     |
| 0     | 0     | 0     | 1     | 0      | 0      | 0      | 0     | 0     | 0     |
| 0     | 0     | 1     | 1     | 0      | 0      | 0      | 0     | 0     | 0     |
| ⋮     | ⋮     | ⋮     | ⋮     | ⋮      | ⋮      | ⋮      | ⋮     | ⋮     | ⋮     |



## Beispiel: Fotoapparat

Timer (T)

TV Ablauf Verschlusszeit

TT Ablauf Transportzeitschranke

Signale

FZ Film in Apparat (low active)

ST Auslösertaste gedrückt

TE Vorwärtstransport

Steuersignale


V Verschluss öffnen

MV Motor vorwärts

MR Motor rückwärts

4-Tupel(V,T,MV,MR)

$z_0z_1$  Codierung des Zustands



$$\begin{aligned}
 f_V &= \underbrace{\bar{z}_0 \bar{z}_1 ST \cdot \bar{FZ}}_{(a)} \vee \underbrace{\bar{z}_0 z_1 \bar{TV}}_{(b)} \\
 f_{MV} &= \underbrace{\bar{z}_0 z_1 TV}_{(c)} \vee \underbrace{z_0 \bar{z}_1 \bar{TT} \cdot \bar{TE}}_{(d)} \\
 f_{MR} &= \underbrace{z_0 \bar{z}_1 \bar{TT}}_{(e)} \vee \underbrace{z_0 z_1 \bar{FZ}}_{(f)} \\
 f_T &= \underbrace{\bar{z}_0 z_1 TV}_{(c)} \vee \underbrace{\bar{z}_0 \bar{z}_1 ST \cdot \bar{FZ}}_{(a)} \\
 f_{z_0} &= \underbrace{\bar{z}_0 z_1 TV}_{(c)} \vee \underbrace{z_0 \bar{z}_1 \bar{TT} \cdot \bar{TE}}_{(d)} \vee \underbrace{z_0 \bar{z}_1 \bar{TT}}_{(e)} \vee \underbrace{z_0 z_1 \bar{FZ}}_{(f)} \\
 f_{z_1} &= \underbrace{z_0 \bar{z}_1 \bar{TT}}_{(e)} \vee \underbrace{\bar{z}_0 \bar{z}_1 ST \cdot \bar{FZ}}_{(a)} \vee \underbrace{\bar{z}_0 z_1 \bar{TV}}_{(b)} \vee \underbrace{z_0 z_1 \bar{FZ}}_{(f)}
 \end{aligned}$$

## Konstruktion durch Ausdrücke aus Mealy-Automaten

$f_{y_i}$  Funktion der Ausgabeleitung

$f_{z_i}$  Funktion für Zustandsbit  $z_i$

$E_{y_i} = \{e \mid e \text{ hat Beschriftung } P(e) \mid r \text{ und } r_i = 1\}$

$E_{z_i} = \{e \mid z(e) = (\dots, q_{i-1}, 1, q_{i+1}, \dots)\}$

$$f_{y_i} = \bigvee_{e \in E_{y_i}} z^{q(e)} \cdot P(e)$$

$$f_{z_i} = \bigvee_{e \in E_{z_i}} z^{q(x)} \cdot P(e)$$

## 2.4 Asynchrone Schaltkreise

Schaltkreise über kombinatorischen Bausteinen, die weder rückkopplungsfrei sein, noch auf jedem Zyklus einen Latch haben müssen

### Delayunabhängige Analyse

(→ welche Belegungszustände erreicht werden können)

- **Bausteinverzögerungsmodell** (Muller model)  
Man darf jedem Bausteinausgang (Signaltreiber bzw. Signal) eine bel. Verzögerung größer 0 zuordnen
- **Leitungsverzögerungsmodell** (Huffman model)  
Man darf jeder Leitung (jedem Zweig eines Signals) eine bel. Verzögerung größer 0 zuordnen

Leitungsverzögerungsmodell ist allgemeiner

Wir beschränken uns auf das Bausteinverzögerungsmodell

#### Schaltvorgang

Belegung  $p'$  geht aus  $p$  durch Schaltvorgang hervor,

wenn  $p'_i = p_i$  für  $i \neq s$  und  $p'_s = C[s](p) = \overline{p_s}$

Wir schreiben  $p$  kann nach  $p'$  schalten  $p \succ p'$

### Stabile Belegung

Belegung ist stabil  $\Leftrightarrow \forall p' \in B^m : \neg(p \succ p')$


### Instabile Belegung

Folge  $p = p^{(0)} \succ p^{(1)} \succ \dots \succ p^{(n)} \succ \dots$  (können auch endlos sein)

endlos  $\Leftrightarrow$  prüfe alle Folgen der Länge  $\leq 2^{\#s}$ , denn spätestens nach  $2^{\#s}$  Schritten muss sich eine Belegung wiederholen

Wiederholt sich erstmals eine Belegung, kann man diese Teilfolge immer wieder anhängen:  
"der Schaltkreis schwingt"

### Beispiel 1



$$C[y] = \overline{xy}$$

$$\chi_C = (y \equiv \overline{xy})$$

$(x,y) = (0,0)$  instabil, da  $0 \neq 1$


$(x,y) = (0,1)$  stabil, da  $1 = \overline{0}$

$(x,y) = (1,0)$  instabil, da  $0 \neq 1$

$(x,y) = (1,1)$  instabil, da  $1 \neq 0$


### Belegungsdiagramm $\Rightarrow$ Schaltvorgänge analysieren

- Punkte(Knoten): alle Belegungen
- Pfeile(Kanten): von p nach q:  $\Leftrightarrow p \succ q$





- Punkte, die keinen ausgehenden Pfeil haben: stabile Belegungen
- Zyklen: endlose Schaltfolgen


### Beispiel 2



$$F[c] = C[c](b = F[b], a) = \overline{F[b]} \cdot a = \overline{\overline{a}} = a = 1$$



111  $\succ$  101




111  $\succ$  110  $\succ$  100  $\succ$  101

Diagramm zeigt uns alle möglichen Einschwingvorgänge  
schalten von 011 nach 111

## Metastabilität

In bistabilen Schaltungen kann es bei Einschwingvorgängen zu metastabilen Zuständen kommen, d.h. längeranhaltende Belegungen, die weder als 0 noch als 1 interpretiert werden können (nicht vermeidbar)



Übertragungssystem  $H$  mit  $x = H(x)$  (0 oder 1) und  $H'(x) = 0$  beginnend mit Steigung  $H'(x) \ll 1$  in  $(0,0)$  und  $\ll 1$  in  $(1,1)$   
Schnittpunkt in  $(y,y)$  ist unvermeidbarer metastabiler Zustand

Metastabilität ist v.a. dann nicht vermeidbar, wenn man asynchrone externe Signale hat.


## Maßnahmen

- Bauteile, die längeranhaltenden metastabilen Zustand unwahrscheinlich machen
- Zeitpunkt metastabiler Zustand weit weg von Zeitpunkt der Systemverhalten beeinflusst

### Hazards

$C$  kombinatorischer Schaltkreis,  $s$  Signal,  $p, q$  Eingabemuster (aufeinanderfolgend)  
 $s$  hat **(statischen) Hazard** unter  $p, q$  genau dann wenn  $F[s](p) = F[s](q)$ , die Schaltung aber beim Einschwingen instabil an  $s$  ist.

$s$  hat **dynamischen Hazard** unter  $p, q$  genau dann, wenn  $F[s](p) \neq F[s](q)$ , aber  $s$  mehr als einer Änderung unterliegt



### Smallest Cube Containing

$$p, q \in B^n \quad scc(p, q) = \bigcap_{a \text{ Produkt } a(p)=1=a(q)} a$$

Beispiele:

- $scc(0000, 1011) = \bar{x}_2$
- $scc(0101, 0111) = \bar{x}_1 x_2 x_4$
- $scc(x_1 \bar{x}_2 \vee x_1 \bar{x}_3) = x_1$

$$scc(f) = \bigcap_{a \text{ Produkt } ON(f) \subseteq ON(a)} a$$

### unvermeidbare Hazards

$F[s]_{scc(p,q)} \notin \{0,1\}$


$\Rightarrow$  globale Schaltfunktion  $F[s]_{scc(p,q)} \in \{0,1\}$  ist konstant (0 oder 1)

Andernfalls gibt es  $q'$  im  $scc(p,q)$  mit  $F[s](q') \neq F[s](q)$

### Funktionale Hazards

Hazard unabhängig davon, wie  $F[s]$  berechnet wird

Beispiel: AND,  $scc(01,10)$



### Intervallabschätzung

Zeitintervalle abschätzen.  $d_{min}(x,y), d_{max}(x,y)$  (Reaktionszeit Baustein)

$t_{min}(s) = 0$ , s Primäreingang

$t_{min}(s) = \min\{t_{min}(sig(g.x)) + d_{min}(x,y) \mid g.y = treiber(s)\}$

$t_{max}(s) = 0$ , s Primäreingang

$t_{max}(s) = \max\{t_{max}(sig(g.x)) + d_{max}(x,y) \mid g.y = treiber(s)\}$

Primäreingänge ändern sich: s ist höchstens in  $[t + t_{min}(s), t + t_{max}(s)]$  instabil

### 3 Aufbau und Struktur eines Prozessors

#### 3.1 Maschinen, Instruktionen und Programme

##### 3.1.1 Abstrakte Maschinen

|                                     |   |
|-------------------------------------|---|
| IS                                  | Befehlssatz (instruction set)                 |
| P                                   | Programmmenge $P = IS^*$ (Folge von Befehlen) |
| O                                   | Menge der Objekte mit denen gerechnet wird    |
| $\text{mem} \in F(\mathbb{N}_0, O)$ | gibt Speicherzustand an                       |
| $\text{mem}(i)$                     | welches Objekt im Zustand mem an Stelle i     |

##### Abstrakte Maschine M

$M = (O, P, S, K, K_a, K_e, \Delta)$

|                            |   |
|----------------------------|---|
| O                          | Menge der elementaren Objekte                               |
| P                          | Menge der Programme   |
| $S = F(\mathbb{N}_0, O)$   | Speicher  |
| $K = P \times S$           | Konfigurationsmenge   |
| $K_a \subseteq K$          | Startkonfiguration  |
| $K_e \subseteq K$          | Endkonfiguration  |
| $\Delta : K \rightarrow K$ | Übergangsfunktion mit $D(\Delta) \subseteq K \setminus K_e$ |

##### Konfiguration

$k \in K$  "Schnappschuss" der Maschine bei der Arbeit

$$\left\{ \begin{array}{l} \text{Programmzustand } p \\ \text{Speicherzustand } s \end{array} \right\} k = (p, s)$$

##### Berechnung

Folge  $k_0, \dots, k_n$  heißt eine Berechnung der Maschine M, wenn (nur dann)

$k_0 \in K_a$  und  $\forall i < n: k_{i+1} = \Delta(k_i)$

$k' = \Delta(k_i) \quad k \rightarrow k'$  (direkt berechenbar)

$k' = \Delta^n(k_i) \quad k \rightarrow^n k'$  (direkt aus n Schritten berechenbar)

$k \rightarrow^* k' \quad \exists n > 0 : k \rightarrow^n k'$  (in endlich vielen Schritten)

**Länge der Berechnung:** n, falls  $k_0, \dots, k_n$  Berechnung

$k_n \notin D(\Delta)$  : Berechnung ist terminiert (kann nicht mehr fortgeführt werden)

$k_n \in K_e$  : Berechnung ist regulär



### 3.1.2 Instruktionssätze - CISC oder RISC?

Schnittstelle zwischen Hardware und Programmiersprache

#### **Complete Instruction Set Computer (CISC)**

z.B.: 80x86 (2 Operanden; einer immer gleichzeitig Ziel), IBM370,...

- großer Befehlssatz
- viele Addressierungsarten
- kurze Programme
- unterschiedl. Bearbeitungszeit
- niedriger Durchsatz von Befehlen

#### **Reduced Instruction Set Computer (RISC)**

z.B.: SPARC, HPPA, Alpha,...

- magerer Befehlssatz
- geringe Bearbeitungszeit
- hoher Durchsatz von Befehlen
- ABER: längere Programme

### 3.1.3 Die Maschine SL (Straigt Line- Befehle werden nacheinander abgearbeitet)

Befehlssatz implementiert als Operation auf Operanden

**Arithmetische Operationen**

$$\left\{ \begin{array}{l} \text{ADD } i,j,k \\ \text{MUL } i,j,k \\ \text{SUB } i,j,k \\ \text{DIV } i,j,k \end{array} \right\} A_{arith} \text{ f\"ur } i,j,k \text{ aus } \mathbb{N}_0$$

**im Speicher transportieren**

$$A_{trans} = \{L \ i,j \mid i,j \text{ aus } \mathbb{N}_0\}$$

IS :=  $A_{arith} \cup A_{trans}$   
P :=  $IS^*$   
O :=  $\mathbb{Z}$

#### Beispiel: Polynomauswertung auf SL

$$F(n+2) = \sum_{i=0}^n a_i x^i = ((\dots(a_n x + a_{n-1})x + a_{n-2})x + \dots + a_1)x + a_0$$

Initialisierung { MUL n+2, 0, n+1; // x \* a<sub>n</sub>  
ADD n+2, n+2, n; // aufaddieren  
MUL n+2, n+2, 0; // x ranmultiplizieren  
ADD n+2, n+2, n-1; // aufaddieren von a<sub>n-2</sub>  
MUL n+2, n+2, 0; // x ranmultiplizieren  
.  
n-1 mal .  
.  
ADD n+2, n+2, 2; // aufaddieren von a<sub>1</sub>  
MUL n+2, n+2, 0; // x ranmultiplizieren  
ADD n+2, n+2, 1; // aufaddieren von a<sub>0</sub>

Bsp:  $a_2 x^2 + a_1 x + a_0 = (a_2 x + a_1)x + a_0$

|        |                   |                     |
|--------|-------------------|---------------------|
| mem(0) | x                 |                     |
| mem(1) | a <sub>0</sub>    | <b>MUL 4, 0, 3;</b> |
| mem(2) | a <sub>1</sub>    | <b>ADD 4, 4, 2;</b> |
| mem(3) | a <sub>2</sub>    | <b>MUL 4, 4, 0;</b> |
| mem(4) | a <sub>2</sub> *x | <b>ADD 4, 4, 1;</b> |

#### Problem

Es ex. kein Programm, dass einen beliebigen Speicherzustand mem(0)=1 setzt  
Bew: Falls alle S(i) = 0 sind gibt es keine Instruktion die Speicher ändert

⇒ Erweiterung LOAD IMMEDIATLY

$$A_{trans} = A_{trans} \cup \{LDI \ i,r \mid i \in \mathbb{N}_0, r \in \mathbb{Z}\} \text{ mit } mem(i) = r$$

Der Operand r wird unmmittelbar (immedtialy) in den Speicher übernommen

### 3.1.4 Verzweigungen und Sprünge

Wir nennen die erweiterte SL: **WüRC0 (Würzburger RISC 0)**

Speicherplatz **pc (program counter)**: zeigt auf den aktuell zu bearbeitenden Befehl und werde selbst durch Befehle verändert

Speicherzustand  $s: (pc, mem), pc \in \mathbb{N}_0, mem \in F(\mathbb{N}_0, \mathbb{Z})$

$s(0) = pc;$

$s(i+1) = mem(i);$

$\Delta(p, (pc, mem)) = (p, (pc', mem'))$

#### Verzweigung (Branches) und Sprünge(Jumps)

JMP (Sprung) - -  $pc = i$

BEQZ, BNEZ(Verzweigungen) - - if  $s(i) = 0$   $pc = k$  else  $pc = pc + 1$

SXX (Set condition XX) SLT, SLE, SEQ, SNE, SGE, SGT (Vergleiche)

- - falls erfüllt  $s(i) = 1$  sonst  $s(i) = 0$

J: Jump, B: Branch

EQ: =, NE:  $\neq$ ; LT: <, LE:  $\leq$ , GT: >, GE:  $\geq$

**WüRC0LC**(Low Cost): lediglich: SEQ, SLT, JMP

Man kann WüRC0 auf WüRC0LC simulieren, aber:

Erhöhung der Programmlänge

#### Marken (labels)

- Markiere Instruktion mit Label
- Sprungziel ebenfalls Labelname
- Jede Marke hat im Programm genau ein definiertes Auftreten (Wert  $i$ , falls  $p(i)$ )
- alle anderen Auftreten werden durch den Wert einer Marke ersetzt

```
BNEZ 4,loop
```

```
.
```

```
loop: ...
```

#### Verarbeitungszeitanalyse bei ggT-Programm

Verlust von WüRC0LC ggü. WüRC0 ca.  $\frac{4}{7}$

Dies führt zu Gewinn falls wir WüRC0LC etwa 36% schneller bauen können

### 3.1.5 Adressierungsarten

Aufgabe für bel Speicherzustand  $S$  mit  $S(0) = n$  einen Zustand  $F$  mit  $F(10+i) = i$  zu erzeugen scheitert mit aktuellen Befehlssatz

Bew: höchstens  $p$  Speicherzellen gesetzt, da jede Instruktion max eine verändert  
Stets die Zahl  $\#D(F)$  der in  $F$  von  $p$  veränderten Speicherzellen  $\leq |p|$   
Wähle Startbelegung  $S$  mit  $S(0) > |p|$

Lösen mittels:

#### Indirekte Adressierung

mit LD (Load) und ST (Store)

LD (Load):  $s(i) = s(s(j)+k)$

ST (Store) :  $s(s(i)+k) = s(j)$

- Laden und speichern in eine Zelle, deren Adresse durch den Inhalt des Quell- bzw. Zieloperanden indirekt gegeben ist
- Gegensatz zur bisher benutzen direkten Adressierung
- Den immediate Operanden  $sc2$  nennen wir Displacement

Adresse verweist auf ein Reg. in dem Adresse des eigentlichen Ziels liegt  
(für Unterprogrammaufruf oder wenn zur Entwicklungszeit noch nicht feststeht wieviele Speicherzellen angesprochen werden)

#### Immediate Erweiterungen - Operanden Bestandteil des Befehls

ADDI  $i,j,k$ :  $mem[i] = mem[j] + k$

analog: SUBI, MULI, DIVI

INC, DEC als inkrement, dekrement

#### Direkte Adressierung

Adresse verweist auf Register

#### Implizit

JMP nutzt pc implizit als Zielregister

### 3.1.6 Unterprogramme

#### Indirekter Sprung

JAL i,j:  $\text{mem}[i] = \text{pc} + 1, \text{pc}' = j$   
RET i:  $\text{pc}' = \text{s}[i]$

#### Unterprogrammregeln

- (U1)  $\text{mem}(0)$  trägt Adresse von Speicherzelle  $k$ , so dass in  $\text{mem}(k), \dots, \text{mem}(k+l-1)$  die Argumente stehen
- (U2) Keine Speicherzelle  $j > k+l$  wird vom aufrufenden Programm schon benutzt
- (U3) a) Register  $\text{mem}(0), \dots, \text{mem}(r-1)$  dürfen vom Unterprogramm verändert werden  
(aufrufende Programm trägt Vorsorge - caller saves Strategie)  
b) Register  $\text{mem}(0), \dots, \text{mem}(r-1)$  müssen unverändert zurückgeliefert werden  
(Unterprogramm trägt Vorsorge - callee saves Strategie)
- (U4)  $\text{mem}(0)$  hat nach Rückkehr aus Unterprog. den gleichen Wert wie beim Aufruf
- (U5)  $\text{mem}(1)$  hält stets die Rücksprungadresse  
man könnte auch andere nehmen, aber: Callee muss wissen wo sie steht
  - $\text{mem}(0)$  zeigt an, ab welchem Speicherbereich nur noch Argumente und freie Plätze kommen
  - $\text{mem}(0)$  ist Stackpointer (oberes Ende des Stapels)

#### Register

- **special purpose** ( $\text{pc}$ ,  $\text{mem}(0)$ ,  $\text{mem}(1)$ )
- **general purpose** allgemeine Aufgaben

### 3.1.7 Ausblick

#### Primitive Instruktionssätze

Oft ausgezeichnetes Register  $\text{acc}$ (Akkumulator)

⇒ sämtliche Berechnungen über dieses ausgezeichnete Register

- Akkumulatormaschine
- oft nur einen (Einadresscode) oder zwei (Zweiadresscode) weitere Operanden außer dem Akkumulator
- unrealistische Befehlssätze

## 3.2 Die Objekte der Maschine

### Zahlendarstellung

$d: B^k \rightarrow \mathbb{N}/\mathbb{Z}/\mathbb{R}$

$\Rightarrow$  alles auf Bitstrings zurückführen

### Wortbreite $n$

einer Maschine legt die maximale Länge von Objekten als Bitstrings fest, die in einem Register oder Speicherplatz gehalten werden können

$a = a_0, \dots, a_{n-1}$  Maschinenwort (heute üblich:  $n=64, n=32$ )

### (unsigned) ganze Zahl

$$u_n : B^n \mapsto \mathbb{N}_0 \text{ mit } u_n(a_0, \dots, a_{n-1}) := 2^{n-1} \sum_{i=0}^{n-1} a_i \cdot 2^{-i}$$

$a_0$  hat höchstes Gewicht: signifikantes Bit

$$u_n(B^n) = [0 : 2^n - 1]$$

### Signed Numbers (Betrag und Vorzeichen)

$$bv_n : B^n \mapsto \mathbb{Z} \text{ mit } bv_n(a_0, \dots, a_{n-1}) := (-1)^{a_0} \cdot 2^{n-1} \sum_{i=1}^{n-1} a_i \cdot 2^{-i}$$

$$bv_n(B^n) = [-(2^{n-1} - 1) : 2^{n-1} - 1]$$

### Signed Numbers (Zweierkomplement)

$$b_{2,n} : B^n \mapsto \mathbb{Z} \text{ mit } b_{2,n}(a_0, \dots, a_{n-1}) := -2^{n-1} a_0 + 2^{n-1} \sum_{i=1}^{n-1} a_i \cdot 2^{-i}$$

$$b_{2,n}(B^n) = [-2^{n-1} : 2^{n-1} - 1]$$

Injektiv, leicht mit unsigned adder zu addieren

### Signed Numbers (Einerkomplement)

$$b_{1,n} : B^n \mapsto \mathbb{Z} \text{ mit } b_{1,n}(a_0, \dots, a_{n-1}) := -(2^{n-1} - 1)a_0 + 2^{n-1} \sum_{i=1}^{n-1} a_i \cdot 2^{-i}$$

$$b_{1,n}(B^n) = [-(2^{n-1} - 1) : 2^{n-1} - 1]$$

$$b_2(\bar{a}) + b_2(a) + 1 = 0 \Leftrightarrow b_{2,n}(1, \dots, 1) + 1 = 0$$

$$\begin{aligned} b_{2,n}(1, \dots, 1) + 1 &= -2^{n-1} + 2^{n-1} \sum_{i=1}^{n-1} 2^{-i} + 1 = \\ &= -2^{n-1} + 2^{n-1} \sum_{i=0}^{n-1} \left(\frac{1}{2}\right)^{-i} - 2^{n-1} + 1 = \\ &= 2 * (-2^{n-1}) + 2^{n-1} \left( \frac{\left(\frac{1}{2}\right)^n - 1}{\frac{1}{2} - 1} \right) + 1 = \\ &= -2^n + 2^{n-1} \left( -\frac{1}{2} + 2 \right) + 1 = \\ &= -2^n - 1 + 2^n + 1 = \\ &= 0 \end{aligned}$$

$$\begin{aligned} b_2(a) &= -a_0 \cdot 2^{n-1} + 2^{n-1} \cdot \sum_{i=1}^{n-1} a_0 2^{-i} = \\ &= -a_0 \cdot 2^{n-1} (2 - 1) + 2^{n-1} \cdot \sum_{i=1}^{n-1} a_0 2^{-i} = \\ &= -a_0 \cdot 2^n + a_0 \cdot 2^{n-1} + 2^{n-1} \cdot \sum_{i=1}^{n-1} a_0 2^{-i} = \\ &= -a_0 \cdot 2^n + 2^{n-1} \cdot \sum_{i=0}^{n-1} a_0 2^{-i} = \\ &= -a_0 \cdot 2^n + u(n) \end{aligned}$$


## allgemeine Zahlendarstellung

$d_n : B^n \mapsto \mathbb{Z}$  (Bitstrings als Zahlen)


1.  $d_n(B^n)$  Intervall
2.  $0 \in d_n(B^n)$
3. Symmetrie:  $d_n(B^n) = [-a; a]$  (nur  $b_v$  und  $b_1$ )
4.  $d_n$  injektiv und total (nur u und  $b_2$  - negative 0)

## Gleitkommazahlen

Mantisse  $\rightarrow a \cdot 10^e$  bzw  $a \cdot 10^{-e} \leftarrow$  Exponent  
Single precision floating point numbers



double precision floating point numbers



## Zeichen

injektive Abbildung  $c : A \mapsto B^k$   
ordnet Zeichen im Zeichensatz  $A$  einen Code zu  
sinnvoll: lexikographische Anordnung

$$u_k(c(0)) < \dots < u_k(c(9)) < u_k(c(A)) < \dots < u_k(c(Z)) < u_k(c(a)) < \dots$$



## Krieg der Endians


⇒ in welcher Reihenfolge legt man Bytes in einem Teilwort ab  
größere Teilworte stellen Zahlen dar:  
Bits von signifikant(0) nach weniger signifikant(n-1)

Bytes in kleinerer Adresse ordnet man:


- die weniger signifikante Position des Teilworts zu (Little Endian)
- die mehr signifikante Position des Teilworts zu (Big Endian)

**Beispiel:** 32-bit Maschine

Little Endian (i80x86, VAX)




Big Endian (IBM370, Motorola 680x0)



## Alignment

- **Aligned Access**  
Teilwortadressen sind vielfaches der Länge in Bytes  
(Halbwort, Wort, Doppelwort)
- **Misaligned Access**  
Teilworte dürfen auf bel. Positionen beginnen



## Ausblick


- Adressen: unsigned Zahlen
- Befehle: Maschinenworte (oder Vielfache), Objekte + Arithmetik

### 3.3 Speicherstrukturen


#### Multiportspeicher

„3-Lese-2-Schreib-Speicher“ (D-Latch)

aus WüRC0: 2 Speicherworte geändert, 3 gelesen



Der Speicher hätte also folgende Struktur:



- wadr: Adressen der Schreiboperanden wop
- radr: Adressen der Leseoperanden rop

Schreibleitungen:  $wop_i[j], i=1,2$        $s[u_n(wadr_i)] = wop_i$

Leseleitungen:  $rop_i[j]$        $rop_i = s[u_n(radr_i)]$

Schreibzugriffe an Port 1 und 2 müssen stets auf verschiedenen Zellen stattfinden, sonst ggf. Kurzschluss

$$wr_i(k) = 1 \Leftrightarrow u_n(wadr_i) = k$$

$$rd_i(k) = 1 \Leftrightarrow u_n(radr_i) = k$$

⇒ sehr teuer ⇒ nicht als wirklich große Speicher


#### Speicherkonzept der Maschine

- GP-Register (General Purpose)  
Zellen des kleinen Multiportspeicher
- SP-Register (Special Purpose)  
Zellen mit Sonderaufgaben (Programmzähler)


Hauptteil des Speichers: Single-Port, der in einem Zyklus ausgelesen oder beschrieben werden kann

## RAM (Random Access Memory)

### • Grobarchitektur eines RAM



### Read / Write-Buffer



**Lesezugriff (write = 0)** über Doppelinverter verstärkt, zurückgeschickt und ausgegeben  
**Schreibzugriff (write = 1)** Doppelinverter verstärken  $\Rightarrow$  ausgewählte Spalte überschreiben

### Zeitbedingungen

- $t_{seta}$  Adressen müssen  $t_{seta}$  vor dem clock stabil sein, damit Spalten- und Zeilenauswahl vor Zugriff stabil
- $t_{setup}$  write und data  $t_{setup}$  stabil vor clock
- $t_{access}$  data wird erst  $t_{access}$  nach aktiver clock stabil

### Speicher

Annahme: Wir haben Speicherbausteine mit 1-bit Wortbreite

$\Rightarrow$  Konstruktion des Hauptspeichers einer Maschine


Byteorientierten Speicherblock aus 8 parallelgeschalteten bitorientierten Speicherblöcken (enable-Leitung: Speicher zum Arbeiten ermächtigt)

## Speicherzelle ohne Kenntnis der Technologie

FlipFlop und Verhalten (stabile Zustände mittels  $\chi_C$ )

### Teilwortzugriffe (rechtsbündig)

- unsigned: signifikante Stellen mit 0 auffüllen
- sign extended: sig. Stellen mit Vorzeichen auffüllen



## Zeitbedingung und Arbeitsweise

Modell generisch: Zeitfaktor, Adressbreite

### Takt (clk)

aktiv(0)  $\Rightarrow$  Zugriff auf Speichermatrix

$\Rightarrow$  Kontrollsignale (Adressen, write, enable) müssen während dieser Phase + delay\_faktor davor stabil sein

Aktive Phase  $>$  addresswidth\*delayfaktor

### enable = 0

soll bidirektionale Port data hochohmig gehalten werden  
(Speicher arbeitet nicht)


### write = 1

data für ganze 1-Phase hochohmig  $\Rightarrow$  Eingang zum Schreiben

### 3.4 Arithmetische und logische Operationen - - die ALU

ALU (arithmetical logical unit) - die Einheit, die diese Operationen zur Verfügung stellt

- **op 1,2** Operanden der auszuführenden Operation
- **result** Resultatwort zur Operation
- **opcode** Auswählen der auszuführenden Operation
- **flags** Statusanzeigen (Fehler, Vergleichsergebnisse)



#### Funktionsscheiben

Zu jeder Operation ein Schaltkreis  $\hat{=}$  Funktionsscheibe

$\Rightarrow$  nur dann rechnen, wenn Ergebnis auch benutzt wird

(unnötiger Energieverbrauch, Kühlprobleme)

$\Rightarrow$  Schalter mit dem die Operanden angelegt werden mittels Decoder (one-hot-code)

#### Addition und Subtraktion

addu:  $B^{2n} \mapsto B^{n+1}$

addu(a,b) = (ov,s)  $\Leftrightarrow 2^n ov + u(s) = u(a) + u(b)$

ov: Überlaufanzeige: Summe größer als Maschinenwort

1.  $b_2(a) = b_1(a) - a_0$
2.  $b_1(\bar{a}) = -b_1(a)$  und  $-b_2(x) = b_2(\bar{x}) + 1$
3.  $b_1(a_0, a_0 \oplus a_1, \dots, a_0 \oplus a_{n-1}) = b_v(a)$   
 $b_v(a_0, a_0 \oplus a_1, \dots, a_0 \oplus a_{n-1}) = b_1(a)$

Subtraktion : aus (2): nur bits des Subtrahenden invertieren

## Zurückführen auf unsigned Adder


- $b_2(a) = -a_0 2^n + u(a)$
- $2^n c + u(s) = u(x) + u(y)$

$$\Rightarrow 2^n c + b_2(s) + s_0 2^n = b_2(x) + x_0 2^n + b_2(y) + y_0 2^n$$

$$\Rightarrow b_2(s) = b_2(x) + b_2(y) + (x_0 + y_0 - s_0 - c) 2^n$$

Den hinteren Teil der Summe betrachten wir genauer

- $x_0 + y_0 = 0$ , beide Operanden nicht negativ  
 $u(x) + u(y) \leq 2^{n-1} - 1 + 2^{n-1} - 1 = 2^n - 2 \Rightarrow c = 0$   
 $(x_0 + y_0 - s_0 - c) 2^n = -s_0 2^n \neq 0 \Rightarrow$  Überlauf  
 $\Rightarrow$  Ergebnis korrekt wenn kein Überlauf ( $s_0 = 0$  und Ergebnis damit positiv)
- $x_0 + y_0 = 1$ , Operanden haben verschiedenes Vorzeichen  
Für einlaufenden Übertrag  $c_1$  im Addierer gilt:  
 $2c + s_0 = x_0 + y_0 + c_1$  mit  $c_1 \in \{0, 1\}$   
 $1 = x_0 + y_0 \leq 2c + s_0 \leq x_0 + y_0 + 1 = 2$  Also ist  $c + s_0 = 1 \Rightarrow$  Ergebnis immer korrekt
- $x_0 + y_0 = 2$ , beide Operanden negativ  
 $u(x) + u(y) \geq 2^{n-1} + 2^{n-1} = 2^n \Rightarrow c = 1$   
 $b_2(x) + b_2(y) \leq 2^n + 2^{n-1} - 1 - 2^{n+1} = -2^{n-1} - 1 \Rightarrow$  Überlauf  
 $\Rightarrow$  Ergebnis korrekt wenn kein Überlauf ( $s_0 = 1$  und Ergebnis damit negativ)



## Überlaufbedingungen

$$x, y, s \in B^n, c \in B \text{ mit } 2^n c + u_n(s) = u_n(x) + u_n(y)$$

Dann gilt:

$$b_{2,n}(s) = b_{2,n}(x) + b_{2,n}(y) \text{ und } b_{2,n}(s) \in [-2^{n-1} : 2^{n-1} - 1]$$

$\Leftrightarrow$

$$\overline{x_0 y_0} s_0 \vee x_0 y_0 \overline{s_0} = 0$$

## Multiplikation

n Partialprodukte aufaddieren:  $p_i = b_i 2^{n-1-i} u(a)$

$$u(a) \cdot u(b) = u(a) \cdot 2^{n-1} \sum_{i=0}^{n-1} b_i 2^i$$

Multiplikation mit Zweierpotenzen  $\Leftrightarrow$  Linksshift  
(sofern keine führenden Stellen hinaus geschoben werden)

$$\text{prod: } B^n \times B^n \mapsto B^{2n}$$

$$u_{2n}(\text{prod}(a, b)) = u_n(a) \cdot u_n(b)$$

Partialprodukte in 2n-bit breiten Registern (2n bit ALU) iterativ aufsummiert  
 $\Rightarrow$  Shift & Add Multiplizierer (dauert n Taktperioden)

Besser: Carry Save Addierer  $\Rightarrow$  CSA Multiplizierer

**Wallace Tree:** in logarithmischer Tiefe multiplizieren  
(Partialprodukte parallel erzeugen)

### 3.5 Realisierung eines einfachen Prozessors


|  |
|--|
| <p><b>Arithmetik</b><br/>OP <math>\in \{ADD, SUB, MUL, DIV, SXX\}</math><br/><math>d \in \{b_v, b_1, b_2\}</math> (Zahlendarstellung)<br/>OP <math>i,j,k</math>, OPU <math>i,j,k</math> OPI <math>i,j,k</math> OPUI <math>i,j,k</math><br/>Suffix U: unsigned, Suffix I: Immediate</p> <p>OP <math>i,j,k</math> bzw. OPI <math>i,j,k</math><br/><math>reg(i) = d_n^{-1}(d_n(reg(j)) op d_n(reg(k)))</math> bzw.<br/><math>reg(i) = d_n^{-1}(d_n(reg(j)) op k)</math></p>   |
| <p><b>Verzweigungen</b><br/>BEQ <math>i,j</math>; BNEQ <math>i,j</math>, BOV <math>j</math> BNOV <math>j</math> (OV: Verzweigungen nach dem Overflow flag)</p> <p><b>Transporte</b><br/>LD <math>i,j,k</math>, ST <math>i,j,k</math><br/>LD: <math>reg\ s(i) = mem(u_n(reg\ s(j)) + k)</math><br/>ST: <math>mem(u_n(reg\ s(i)) + k) = reg\ s(j)</math><br/><math>\Rightarrow</math> Transporte zwischen Registern und Speichern</p> <p><b>Sprünge</b><br/>JMP <math>k</math>, RET <math>i</math>, JAL <math>i,k</math></p> <p><b>Nullregister</b><br/>REG(0) nicht überschreibbar mit Wert 0</p> |

#### Kodierung

- Arithmetik auf Registern (A)
- Verzweigungen (B)
- Transporte (T)
- Sprünge (J)




## Function Codes - Kodiere Instruktionen in Maschinenworten



|  |  |
|--|--|
| <p><math>(c_1 c_2)</math>: (00) Arithmetik<br/>         (10) Transport<br/>         (01) Branch<br/>         (11) Jump</p> | <p>I: Immediate bit<br/>         5 bit: <math>f_0, \dots, f_4</math> für Arithmetikbefehle, Sprünge<br/>         1 Byte: bei 3 Adressen noch je 1 Byte<br/>         für Registeradressen (256 Reg)</p> |
|--|--|

## Sprünge



24 bit Sprungziele: am besten relativ angeben

## 1-Zyklus WuRC

in jedem Zyklus ein Befehl  $\Rightarrow$  2 RAM Speicher(Programmcode und Speicher)

**(Harvard Architektur)**

Kontrolle erzeugt:

- Steuerleitungen für Multiplexer (Kontrolle des Datenflusses)
- Operationcodes, Adressen und Kontrollsignale ...

## Kritik:

pro Taktzyklus einen Befehl, aber Zykluszeit


$$r_{clk} \geq 2 \cdot t_{access\_cache} + 2 \cdot t_{access\_reg} + t_{ALU} + t_0$$

## Mehr-Zyklus-Implementierung

Vorteile:

- Speicherzugriffe für Daten und Befehle in unterschiedlichen Zyklen  
 $\Rightarrow$  nur ein Speicher (**Von Neumann Architektur**)
- Befehle, die nicht alle Ressourcen nutzen können in wenigen Zyklen laufen
- Befehle in verschiedenen Zyklen parallel laufen lassen (Pipelining)

## 5-Zyklus WüRC



- Befehl holen (instruction fetch - IF)
- Befehl dekodieren und Register auslesen (instruction decode and register fetch - RF)
- Berechnung ausführen (execute - EX)
- Speicherzugriff (memory access - MA)
- Ergebnis wegschreiben (write back - WB)

Taktperiode:

$$r_{clk} \geq \max\{t_{access\_cache}, t_{access\_reg}, t_{ALU}\} + t_0$$

## Pipeline WüRC

Es muss

- Befehls- und Datenchaces benutzt werden
- Jeder Befehl in 5 Zyklen bearbeitbar

⇒ Befehle parallel im Fließbandprinzip


Fehler: Adresse des Zieloperanden darf nicht direkt angelegt werden, sonst würde Zieloperand des Befehls 4 mit dem Ergebnis des Befehls 1 überschrieben werden

## Ausblick

- Pipelining nicht so leicht umzusetzen wie hier skizziert
- Rechenwerke mit unterschiedl tiefen PipelineStufen

### 3.6 Die Speicherhierarchie

Realisiere schnelle Befehlsausführung (kleine Speicher)  
und unterstütze viele Anwendungen (großer Speicher)



Mit zunehmender Tiefe in der Hierarchie, wächst die Zugriffszeit und sinken die Kosten pro Bit Speicherplatz

#### Zeitliche und räumliche Lokalität (Prinzip)

Annahme: Daten und Befehle, die in einem kurzen Zeitintervall der Maschine bearbeitet werden, liegen im Speicher meistens nahe benachbart beieinander

#### Cache (direkte Zuordnung)

weitverbreitete Technik bei Zusammenwirken zwischen Caches und Hauptspeicher:  
direkte Zuordnung

neben Datenwort, auch die führenden  $n$ - $b$  bit seiner Adresse im cache.


Solange zwei Zellen den Abstand  $< 2^b$  haben können sie gleichzeitig im Cache aufbewahrt werden (*cache.miss*)

Lokalität ist also gewahrt

#### Virtuelle Adressierung

- Man kann selten ganzen Adressraum als RAM Speicher realisieren
- Unterstützung von multi tasking / multiuser Systemen  
Maschinenworte = virtuelle Adressen  $\Leftrightarrow$  physikalische Adressen von  $[0;M-1]$   
Umsetzung: Betriebssystem
- Zur Umsetzung: Pagetable  
führt Buch ob Seite im Hauptspeicher liegt oder auf langsamere Massenspeicher ausgelagert wurde

## pagetable



Teile der Pagetable in kleinen, schnellen Speicher: Translation Look Aside Buffer (TLB) ist Umsetzung zwischen Cache und Hauptspeicher

## Speicherschutz - Exceptions

- Programm beenden
- nach Bereinigung der Situation wieder fortsetzen
- Unterprogramme zur Ausnahmenbehandlung
- exception program counter (Spezialregister, da Befehl nicht im Programm)

## Interrupts

Unterbrechung von langsamen Peripheriegeräten zur Berechnung